Development Update (Patreon)

Things have not been going as planned lately. First, the electrical installation in the office needed major works and we have been having an electrician breaking the walls to pass cables through and causing all sorts of havoc. This has been quite a distraction.

Secondly, ramping up our new hire is proving more time consuming than expected. We had to abort trying to improve the FOSS tool for coverage. The task was just too much for his current abilities and while I tried to guide and help him, it was quite frustrating to me too. So for this week, I went for a different approach and ask him to work on a more constrained and simpler task. And we managed to produce something useful for the community. We now have a version of the M68000 CPU verilog code that runs on FOSS tools (see branch fix6). This will allow other FPGA developers to simulate their designs using the fast and open-source Verilator simulator. I had tried to get the original author of the M68000 core to do the job on a generous fee, but he refused to. The Verilator team also refused to implement the required changes. So eventually I decided to make a fork for simulations. Anyway, I hope this helps bringing more cores to our FPGA platforms from the whole community, not just me.

Work on the CPS3 schematics progressed well. For those daring to load the schematics in KiCAD, all the work is being done in public in the “sch” branch of the JTCPS repository in GitHub. So you can see daily progress there.

I spent time on Out Run too and although I got improvements, I still have a problem with the road lines disappearing that prevented today’s release. This should be a small thing, easy to fix and I feel bad about not having it ready for today. People have been complaining about having fewer releases lately. It makes me wonder whether the idea of having a larger team was good or not. But I am sure that some things would take forever if I work alone, or will simply never get done. So please bear with me while the team ramps up on their skills.

Español

Las cosas no han ido según lo planeado últimamente. Primero, la instalación eléctrica en la oficina necesitaba obras importantes y hemos tenido un electricista rompiendo las paredes para pasar los cables y causando todo tipo de estragos. Esto ha sido toda una distracción.

En segundo lugar, entrenar al nuevo desarrollador está llevando más tiempo de lo esperado. Tuvimos que abortar el intento de mejorar la herramienta FOSS para cobertura. Sencillamente era demasiado para sus habilidades actuales y, aunque traté de guiarlo y ayudarlo, también fue bastante frustrante para mí. 

Asi que, para esta semana, opté por un enfoque diferente y le pedí que trabajara en una tarea más simple y limitada. Y logramos producir algo útil para la comunidad. Ahora tenemos una versión del código verilog de la CPU M68000 que se ejecuta en las herramientas FOSS (en la rama fix6). Esto permitirá que otros desarrolladores de FPGA simulen sus diseños utilizando el simulador Verilator: rápido y de código abierto. 

Intenté que el autor original del codigo del M68000 hiciera el trabajo por una tarifa generosa, pero se negó. Como he dicho muchas veces, los desarrolladores de código abierto normalmente no están interesadosen mantener su trabajo. Espero que esta versión del M68000 ayude a traer más núcleos a nuestras plataformas FPGA de parte de toda la comunidad, no solo de mí.

El trabajo en los esquemas de CPS3 progresó bien. Para aquellos que se atrevan a cargar los esquemas en KiCAD, todo el trabajo se está haciendo en público en la rama "sch" del repositorio JTCPS en GitHub. Se puede ver el progreso diario allí.

También pasé tiempo en Out Run y, aunque obtuve mejoras, todavía tengo un problema con la desaparición de las líneas de la carretera que impidió el lanzamiento de hoy. Esto debería ser algo pequeño, fácil de arreglar y me siento mal por no tenerlo listo para hoy. La gente se ha estado quejando de tener menos lanzamientos últimamente. Me hace cuestionarme si la idea de tener un equipo más grande era buena o no. Pero estoy seguro de que algunas cosas tomarían una eternidad si trabajo solo, o simplemente nunca se harían. Así que pido un poco de paciencia conmigo mientras el equipo se pone a punto.